(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-13527

(43)公開日 平成7年(1995)1月17日

(51) Int.CL. ⁶		識別記号	庁内整理番号	FΙ	技術表示箇所
G 0 9 G	3/36				
G02F	1/133	550	9226-2K		

審査請求 未請求 請求項の数3 OL (全 13 頁)


(21)出願番号	特顯平5-159140	(71)出版人 000005049 シャープ株式会社					
(22)出顧日	平成5年(1993)6月29日	(72)発明者	大阪府大阪市阿倍野区長池町22番22号 大野 栄三 大阪府大阪市阿倍野区長池町22番22号 3 ャープ株式会社内				
		(74)代理人	弁理士 青山 葆 (外1名)				

(54) 【発明の名称】 表示装置および表示装置の駆動方法

(57)【要約】

【目的】 ソースドライバの駆動電圧入力端子数及び素子数を低減する。

【構成】 ソースドライバ2における1ソースラインに係るデコーダ回路8は、シフトレジスタ回路5,パストランジスタ回路6およびラッチ回路7を介して供給されるNビットのディジタル画像信号を2"/2"本のデシマル信号とmビットのディジタル信号とに変換する。当該ソースラインに係る電圧レベル選択回路9および出力信号選択回路10は、デコーダ回路8からの2"/2"本のデシマル信号とmビットのディジタル信号とに基づいて、1水平走査期間中にレベル数2"/2"ずつ2"回に分けて順次入力される総レベル数2"/2"がの駆動電圧の中から一つの駆動電圧を選択して、当該ソースラインに出力する。こうして、必要とするレベル数2"より少ないレベル数2"/2"の駆動電圧を取り扱うようにして、ソースドライバ2の駆動電圧入力端子数及び素子数を低減する。



【特許請求の範囲】

【請求項1】 マトリックス状に配列された画素とこの 画素の夫々に接続されたスイッチング素子を有する表示 部と、上記スイッチング素子の制御端子に走査線を介し て走査電圧を印加して上記スイッチング素子をオンさせ る第1駆動回路と、ディジタル画像信号に応じたレベル の駆動電圧をオン状態にあるスイッチング素子の入力端 子に信号線を介して供給して当該スイッチング素子に接 続された画素を表示させる第2駆動回路を有する表示装 置において、

上記第2駆動回路は、入力されるディジタル画像信号を デコードして、上記第1駆動回路によって1本の走査線 に走査電圧が印加されている1水平走査期間を所定数に 分割して成る各期間の何れか一つを選択するための期間 選択信号と、上記各期間に入力される複数レベルの駆動 電圧の何れか一つを選択するためのレベル選択信号を所 定の手順で生成するデコーダ部と、

上記表示部の各画素に複数階調の画像を表示する際に必 要とする所定レベル数の上記駆動電圧を上記各期間毎に 上記所定数分の1のレベル数ずつ取り込み、上記各期間 20 毎に取り込まれた複数レベルの駆動電圧の何れか一つを 上記デコーダ部からのレベル選択信号に基づいて選択す る電圧レベル選択部と、

上記電圧レベル選択部によって上記各期間毎に選択され た駆動電圧を順次取り込むと共に、上記各期間の何れか 一つを上記デコーダ部からの期間選択信号に基づいて選 択し、この選択された期間中に上記電圧レベル選択部か ら取り込んだ駆動電圧を表示すべき画素に対応付けられ た信号線に出力する出力信号選択部を備えたことを特徴 とする表示装置。

【請求項2】 請求項1に記載の表示装置であって、 上記表示部のスイッチング素子と、上記第1駆動回路 と、上記デコーダ部,電圧レベル選択部および出力信号 選択部を含む第2駆動回路を、非結晶半導体によって同 一基板上に一体に形成したことを特徴とする表示装置。 【請求項3】 マトリックス状に配列された画素とこの 画素の夫々に接続されたスイッチング素子を有する表示 部と、上記スイッチング素子の制御端子に走査線を介し て走査電圧を印加して上記スイッチング素子をオンさせ る第1駆動回路と、ディジタル画像信号に応じたレベル 40 の駆動電圧をオン状態にあるスイッチング素子の入力端 子に信号線を介して供給して当該スイッチング素子に接 続された画素を表示させる第2駆動回路を有する表示装 置の駆動方法であって、

上記第2駆動回路は、入力されるディジタル画像信号を デコードして、上記第1駆動回路によって1本の走査線 に走査電圧が印加されている 1 水平走査期間を所定数に 分割して成る各期間の何れか一つを選択するための期間 選択信号と、上記各期間に入力される複数レベルの駆動 電圧の何れか一つを選択するためのレベル選択信号を所 50 ン"状態にあるアナログスイッチSW,によって順次サン

定の手順で生成し、

さらに、上記表示部の各画素に複数階調の画像を表示す る際に必要とする所定レベル数の上記駆動電圧を上記各 期間毎に上記所定数分の1のレベル数ずつ取り込んで、 上記各期間毎に取り込まれた複数レベルの駆動電圧の何 れか一つを上記レベル選択信号に基づいて選択し、 さらに、上記各期間毎に選択されたレベルの駆動電圧の 何れか一つを上記期間選択信号に基づいて選択して、表 示すべき画素に対応付けられた信号線に出力することを 特徴とする表示装置の駆動方法。

2

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、平面型の表示装置お よび平面型の表示装置の駆動方法に関し、特に、ディジ タル画像信号が与えられ、そのディジタル画像信号によ って表されるディジタル値に対応した階調表示を行う表 示装置およびその駆動方法に関する。

[0002]

【従来の技術】液晶表示装置を駆動する場合には、液晶 の応答速度がCRT(陰極線管)表示装置に使用される蛍 光物質の応答速度と比較して非常に低いことから、特別 の表示駆動回路が用いられる。

【0003】すなわち、液晶表示駆動回路では、時事刻 々送られてくる画像信号をそのまま各画素に与えるので はなく、1水平走査期間内に各画素に対応してサンプリ ングした画像信号電圧をその水平走査期間中保持し、次 の水平走査期間の先頭あるいはその途中の適当な時期に 各画素に一斉に出力する。そして、各画素に対する画像 信号電圧の出力を開始したら、液晶の応答時間を充分に 30 上回る時間だけその出力電圧(画像信号電圧)を保持して おくのである。

【0004】従来の液晶表示駆動回路においては、上述 の出力された画像信号電圧の保持にコンデンサを用いて いる。図8は、上記従来の液晶表示駆動回路において、 走査信号によって選択された1走査線上のN個の画素に 駆動電圧を供給するソースドライバの回路図である。ま た、このソースドライバにおける第n番目の画素に駆動 電圧を供給する駆動電圧出力回路は、図9に示すよう に、アナログスイッチSW, ,サンプリングコンデンサC sm ,アナログスイッチSW2,ホールドコンデンサC I お よび出力バッファアンプAから構成されている。また、 図10は、図8に示すソースドライバにおける動作ター ミングチャートである。以下、図8~図10に従って、 従来の液晶表示駆動回路におけるソースドライバの動作 について説明する。

【0005】各アナログスイッチSWiに入力されたア ナログの画像信号Vsは、水平同期信号Hsm 毎に選択さ れる1本の走査線上のN個の画素の夫々に対応するサン プリングクロック信号 Tsun ~ Tsum に同期して"オ

プリングされる。そして、こうしてサンプリングされた アナログ画像信号Vsの各サンプリング時点における瞬 時電圧 V_{SIPI} ~ V_{SIPI} が各サンプリングコンデンサCsur に印加される。その結果、第n番目のサンプリング コンデンサCsm は、アナログ画像信号Vsにおける瞬時 電圧 V sum によって充電されてその電圧が保持されるの である。

【0006】上記水平同期信号Hsm の1サイクル期間 中に、上述のようにしてサンプリングされて各サンプリ ングコンデンサCsr に保持された電圧Vsrp ~Vsrp は、全アナロクスイッチSW₂に一斉に与えられる出力 パルスOEに同期して、各サンプリングコンデンサC su から対応するホールドコンデンサCaに移動され、バ ッファアンプAを介して各画素に接続されているソース ラインO₁~O₈に出力される。

【0007】ところが、上述したようなアナログ画像信 号Vsに基づいて各画素に駆動電圧を供給する液晶表示 駆動回路においては、液晶表示パネルの大容量化や高精 細化を進める上において次に示すような幾つかの問題が あることが明らかになっている。

【0008】(1) 上記サンプリングコンデンサ Сыр に充電された電荷をホールコンデンサ C。に移す際に、 ホールコンデンサC』に現れる電圧V』とサンプリングさ れた電圧Vsup との間には次の式が成立する。

【数1】

٠,٠

$$V_{H} = \frac{1}{1 + \frac{C_{H}}{C_{SMP}}} V_{SMP}$$

【0009】したがって、上記ホールドコンデンサC。 によって保持される電圧VIがサンプリングされた瞬時 電圧Vsup と大略同じ値になるためには、サンプリング コンデンサCsm およびホールドコンデンサCmの容量が Csar >> Caなる条件を満たす必要がある。つまり、サ ンプリングコンデンサCsr の容量をある程度以上大き な容量にする必要がある。ところが、上記サンプリング コンデンサCsar の容量が余りに大きいと、サンプリン グコンデンサCsm を充電するためための時間(1サンプ リング時間)を長くとる必要がある。

【0010】しかしながら、最近における液晶表示装置 40 の大型化あるいは高精細化に伴って1水平走査期間に駆 動電圧を供給すべき画素の数が増大しており、それに反 比例して1サンプリング時間を短くする必要がある。 つ まり、上述のようなアナログサンプリング方式では、液 晶表示装置の大型化および高精細化には限界があるので

【0011】(2) 上記アナログ画像信号Vsはバスラ インを通してソースドライバに供給される。したがっ て、液晶表示装置の大型化および高精細化に伴ってアナ

ラインの配線容量が大きくなる。そのために、ソースド ライバにアナログ画像信号を供給する回路側においては 広帯域電力増幅器が必要となり、そのためにコスト上昇 の原因となる。

【0012】(3) RGBビデオ信号によるカラー表示 の場合のように複数のアナログ画像信号供給用バスライ ンを設ける場合には、液晶表示パネルの大容量化および 高精細化に伴って、上述した広帯域電力増幅器に対し て、出力される複数のアナログ画像信号間に位相差がな 10 く、しかも振幅特性および周波数特性にばらつきが生じ ないような極めて高い性能および品質が要求される。 【0013】(4) CRTへの表示とは異なってマトリ ックス型液晶表示装置用の駆動回路では、クロックに同 期してサンプリングしたアナログ画像信号に基づいてマ トリックス状に配列された画素に画像を表示する。その 際に、上記バスラインにおける遅延を含む上記駆動電圧 出力回路内での信号の遅延が避けられないことから、ア ナログ画像信号に対するサンプリング時期の精度を確保 することが非常に困難である。特に、上記アナログ画像 20 信号におけるサンプリング時期と表示画素のアドレスと の間の関係を厳密に対応させる必要があるコンピュータ グラフィックスの場合には、上記駆動電圧出力回路内で 生ずる信号遅延及び周波数特性の劣化に起因する画像の 表示位置のずれや画像の滲み等が重要な問題となる。 【0014】上記アナログ画像信号Vsに基づいて画素 に駆動電圧を供給する場合に生ずる問題の多くは、ディ ジタル画像信号を用いることによって解決される。上記 ディジタル画像信号に基づいて画素に駆動電圧を供給す

30 られる。 【0015】以下、ディジタル画像信号に基づいて画素 に駆動電圧を供給するソースドライバについて説明す る。尚、ここでは、簡単のために、ディジタル画像信号 は2ビット(D₁,D₀)で表される4つの値y₀~y₃から 構成されており、各画素には外部電源から供給される4 つのレベルの駆動電圧Ⅴ。~Ⅴ₃の何れか一つが供給され るものとする。

る場合には、図11に示すようなソースドライバが用い

【0016】図11に示すソースドライバは、N個の駆 動電圧出力回路を有してN個の画素に駆動電圧を供給す る。そして、このソースドライバにおけるn番目の駆動 電圧出力回路は、図12に示すように、ディジタル画像 信号(D₁, D₀)の夫々のビット信号が入力される2個の 第1段目のDフリップフロップ(以下、サンプリング・フ リップフロップと言う)Msm ,2個の第2段目のDフリ ップフロップ(以下、ホールド・フリップフロップと言 う) M₈,1個のデコーダDECおよび4個のアナログス イッチASW₀~ASW₃から構成されている。

【0017】上記駆動電圧出力回路は次のように動作し てソースラインO。に駆動電圧を出力する。上記2個の ログ画像信号の周波数帯域が広くなると共に、上記バス 50 サンプリング・フリップフロップMsp はサンプリングパ

ルス T sub の立ち上がり時点でディジタル画像信号 D_0 , D_1 を取り込んで保持する。こうして、サンプリング・フリップフロップ M sub に保持されたディジタル画像信号 D_0 , D_1 は、1 水平走査期間におけるサンプリングが終了した時点で、出力パルス O E に同期してホールド・フリップフロップ M_1 に取り込まれてデコーダ D E C に出力される。

【0018】そうすると、上記デコーダDECは、入力された2ビットのディジタル画像信号をデコードして得られた4つの値 $y_0 \sim y_3$ の夫々を、対応するアナログス 10イッチASW $_0 \sim$ ASW $_3$ に供給する。そして、上記4つの値 $y_0 \sim y_3$ に応じてアナログスイッチASW $_0 \sim$ ASW $_3$ の何れか一つが導通して、外部から供給される駆動電圧 $V_0 \sim V_3$ のうち上記導通したアナログスイッチに供給されている駆動電圧がソースライン V_0 に出力されるのである。

[0019]

【発明が解決しようとする課題】このような、ディジタル画像信号に基づいて画素に駆動電圧を供給するソースドライバによれば、上述の(1)~(4)の問題点は解消さ 20れる。しかしながら、さらに以下のような問題を有している。

【0020】上記画素に表示する画像の階調が増加してディジタル画像信号のビット数が増えるに従って、ソースドライバを構成するDフリップフロップやデコーダDEC等のサイズが急激に大きくなる。その結果、回路面積や素子数が増加し、良品率も低下する。例えば、4ビットのディジタル画像信号を16本のデシマル信号に変換するデコーダDECの回路をMOS(金属酸化膜半導体)トランジスタによって構成した場合には、104個の素子が必要となる。

【0021】また、ディジタル画像信号のビット数が増えると、アナログスイッチASWの数は"2"の累乗で増加する。このアナログスイッチASWは、駆動電圧の電圧源とソースラインOとの間に挿入されるオン抵抗となるためにそのサイズは大きい方が望ましく、数の増加は極端な回路面積の増加につながるのである。

【0022】また、上記デコーダDECおよびアナログスイッチASWを多結晶シリコン薄膜トランジスタを用いてソースドライバ内に形成する場合には、表示部の画 40素に多階調の画像を表示する際に必要とする駆動電圧の総レベル数(すなわち、4 ビットのディジタル画像信号による表示の場合には $2^4 = 16$)分の入力端子を用意する必要がある。

【0023】そこで、この発明の目的は、ディジタル画像信号に基づいて階調表示を行う際のソースドライバの素子数の低減とそれに伴う回路面積の大幅な縮小が可能な表示装置およびその駆動方法を提供することにある。 【0024】

【課題を解決するための手段】上記目的を達成するた

め、請求項1に係る発明は、マトリックス状に配列され た画素とこの画素の夫々に接続されたスイッチング素子 を有する表示部と,上記スイッチング素子の制御端子に 走査線を介して走査電圧を印加して上記スイッチング素 子をオンさせる第1駆動回路と,ディジタル画像信号に 応じたレベルの駆動電圧をオン状態にあるスイッチング 素子の入力端子に信号線を介して供給して当該スイッチ ング素子に接続された画素を表示させる第2駆動回路を 有する表示装置において、上記第2駆動回路は、入力さ れるディジタル画像信号をデコードして,上記第1駆動 回路によって1本の走査線に走査電圧が印加されている 1水平走査期間を所定数に分割して成る各期間の何れか 一つを選択するための期間選択信号と上記各期間に入力 される複数レベルの駆動電圧の何れか一つを選択するた めのレベル選択信号を所定の手順で生成するデコーダ部 と、上記表示部の各画素に複数階調の画像を表示する際 に必要とする所定レベル数の上記駆動電圧を上記各期間 毎に上記所定数分の1のレベル数ずつ取り込み,上記各 期間毎に取り込まれた複数レベルの駆動電圧の何れか一 つを上記デコーダ部からのレベル選択信号に基づいて選 択する電圧レベル選択部と、上記電圧レベル選択部によ って上記各期間毎に選択された駆動電圧を順次取り込む と共に,上記各期間の何れか一つを上記デコーダ部から の期間選択信号に基づいて選択し,この選択された期間 中に上記電圧レベル選択部から取り込んだ駆動電圧を表 示すべき画素に対応付けられた信号線に出力する出力信 号選択部を備えたことを特徴としている。

6

【0025】また、請求項2に係る発明は、請求項1に 係る発明の表示装置であって、上記表示部のスイッチン 30 グ素子と、上記第1駆動回路と、上記デコーダ部,電圧 レベル選択部および出力信号選択部を含む第2駆動回路 を、非結晶半導体によって同一基板上に一体に形成した ことを特徴としている。

【0026】また、請求項3に係る発明は、マトリック ス状に配列された画素とこの画素の夫々に接続されたス イッチング素子を有する表示部と,上記スイッチング素 子の制御端子に走査線を介して走査電圧を印加して上記 スイッチング素子をオンさせる第1駆動回路と,ディジ タル画像信号に応じたレベルの駆動電圧をオン状態にあ るスイッチング素子の入力端子に信号線を介して供給し て当該スイッチング索子に接続された画素を表示させる 第2駆動回路を有する表示装置の駆動方法であって、上 記第2駆動回路は、入力されるディジタル画像信号をデ コードして、上記第1駆動回路によって1本の走査線に 走査電圧が印加されている 1 水平走査期間を所定数に分 割して成る各期間の何れか一つを選択するための期間選 択信号と上記各期間に入力される複数レベルの駆動電圧 の何れか一つを選択するためのレベル選択信号を所定の 手順で生成し、さらに、上記表示部の各画素に複数階調 50 の画像を表示する際に必要とする所定レベル数の上記駆

動電圧を上記各期間毎に上記所定数分の1のレベル数ずつ取り込んで、上記各期間毎に取り込まれた複数レベルの駆動電圧の何れか一つを上記レベル選択信号に基づいて選択し、さらに、上記各期間毎に選択されたレベルの駆動電圧の何れか一つを上記期間選択信号に基づいて選択して表示すべき画素に対応付けられた信号線に出力することを特徴としている。

[0027]

【作用】請求項1および請求項2に係る発明では、第1 駆動回路によって1本の走査線に走査電圧が供給される と、当該走査線を介して、表示部にマトリックス状に配 列された画素に接続されているスイッチング素子の制御 端子に走査電圧が印加されて当該スイッチング素子が "オン"される。

【0028】そうすると、第2駆動回路は次のように動作する。すなわち、先ずデコーダ部によって、入力されたディジタル画像信号がデコードされて期間選択信号とレベル選択信号が所定の手順で生成される。そして、電圧レベル選択部によって、上記表示部の各画素に複数階調の画像を表示する際に必要とする所定レベル数の駆動電圧が1水平走査期間を所定数に分割して成る各期間毎に上記所定数分の1のレベル数ずつ取り込まれ、上記各期間毎に取り込まれた複数レベルの駆動電圧の何れか一つが上記デコーダ部からのレベル選択信号に基づいて選択される。

【0029】こうして上記各期間毎に選択された駆動電圧は出力信号選択部に順次取り込まれる。そして、この出力信号選択部によって、上記各期間の何れか一つが上記デコーダ部からの期間選択信号に基づいて選択され、この選択された期間中に取り込まれた駆動電圧が表示す 30べき画素に対応付けられた信号線に出力されるのである。

【0030】このようにして、上記第2駆動回路におけるデコーダ部、電圧レベル選択部および出力信号選択部によって、上記表示部の各画素に複数階調の画像を表示する際に必要とする上記所定レベル数を上記所定数分で除したレベル数の駆動電圧が取り扱われて、上記所定レベル数の駆動電圧から当該信号線に出力すべきレベルの駆動電圧が選択される。

[0031]

【実施例】以下、この発明を図示の実施例により詳細に 説明する。以下の説明においてはマトリックス型の液晶 表示装置を例に説明するが、この発明は他の表示装置に も適用可能である。また、以下の説明においては多結晶 シリコン薄膜トランジスタを回路素子として用いた場合 を例に説明するが、この発明は他の材料による薄膜トランジスタを用いた表示装置にも適用可能である。

【0032】図1はこの発明の表示装置におけるソースドライバの構成を示すブロック図である。また、図7は、図1に示すソースドライバを有する表示装置の概略 50

構成図である。以下、図1によるこの発明の説明に先立って、図7に従ってこの発明に係る表示装置について説明する。

【0033】図7に示すように、表示部1はM行N列に配列された $M \times N$ 個の画素P(j,i)($j=1,2,\cdots,M$; $i=1,2,\cdots,N$)および上記画素P(j,i)に接続されたスイッチング素子T(j,i)($j=1,2,\cdots,M$; $i=1,2,\cdots,N$)を有している。そして、この表示部1は、ソースドライバ2およびゲートドライバ3によって駆動される。

【0034】上記表示部1の領域内に平行に配列された複数の信号線 O_i ($i=1,2,\cdots,N$)の夫々の一端は、ソースドライバ2の出力端子S(i)($i=1,2,\cdots,N$)の何れか一つに接続されている。さらに、信号線 O_i には同列に配列されたスイッチング素子T(j,i)の入力端子が接続されている。同様に、上記信号線 O_i に直交して平行に配列された複数の走査線 L_i ($j=1,2,\cdots,M$)の夫々の一端はゲートドライバ3の出力端子G(j)($j=1,2,\cdots,M$)の何れか一つに接続され、各走査線 L_i には同行に配列されたスイッチング素子T(j,i)の制御端子が接続されている。

【0035】上記スイッチング素子T(j,i)としては、 薄膜トランジスタ(TFT)が使用されている。以下、信 号線O」をソースラインと呼び、走査線L」をゲートライ ンと呼ぶ。

【0036】上記ゲートドライバ3の出力端子G(j)からゲートライン L_1 に、特定の期間を置いて、順次レベル "H"の電圧が出力される。ここで、上記特定の期間を1水平走査期間j H($j=1,2,\cdots,M$)と呼び、総ての"j"に付いて上記1水平走査期間j Hを加算した時間を1垂直走査期間と呼ぶ。

【0037】上記ゲートドライバ3の出力端子G(j)からゲートラインL」にレベル "H"の電圧(以下、この電圧を走査電圧と言う)が印加されると、この走査電圧は当該ゲートラインLjに接続された薄膜トランジスタT(j,i)のゲート端子に印加されて当該薄膜トランジスタT(j,i)は "オン"状態となる。このようにして "オン"状態となった薄膜トランジスタT(j,i)のドレイン端子に接続された画素P(j,i)には、ソースドライバ2の出力端子S(i)からソースラインO」を介して供給される電圧(以下、この電圧を駆動電圧と言う)に応じた電圧が充電される。こうして、上記画素P(j,i)に充電された電圧のレベルは1垂直走査期間中保たれて、当該画素P(j,i)には一定レベルの電圧が印加されるのである。

【0038】この発明は、その際において、"オン"状態となった薄膜トランジスタT(j,i)に接続された画素 P(j,i)の電極に電圧を供給するソースドライバ2の構造およびその電圧の供給方法に関するものである。

【0039】この発明におけるソースドライバ2は次のようにして表示部1に駆動電圧を供給する。すなわち、

ゲートドライバ3の走査によって画素 P(j,i)に接続されている薄膜トランジスタ T(j,i)が "オン"状態になった際に、ソースドライバ2から "オン"状態となった当該薄膜トランジスタ T(j,i)にディジタル画像信号に基づく上記駆動電圧を供給する期間を複数の期間に分割する。そして、分割された各期間毎に、上記画素 P(j,i)に複数階調の画像を表示する際に必要な所定レベル数の駆動電圧を、上記期間分割数分の1のレベル数ずつ順次ソースドライバ2に入力する。ソースドライバ2は、こうして順次入力される複数レベルの駆動電圧から何れか 10一つをディジタル画像信号に基づいて選択して、 "オン"状態となった当該薄膜トランジスタ T(j,i)に供給するのである。以下、上記ソースドライバ2の構成について詳細に説明する。

【0040】図1は、この発明におけるソースドライバ2の構成を示すブロック図である。ソースドライバ2は、並列されたシフトレジスタ回路5,パストランジスタ回路6,ラッチ回路7,デコーダ回路8,電圧レベル選択回路9および出力信号選択回路10から概略構成される。

【0041】上記ソースドライバ2に入力されたNビットのディジタル画像信号は、シフトレジスタ回路5によってパストランジスタ回路6を構成する個々のパストランジスタが順次 "オン"されることによって、逐次ラッチ回路7に送出されて保持される。こうしてラッチ回路7に1水平走査線分のディジタル画像信号が保持された時点で転送パルスR1に同期してトランスファーゲートが導通状態となり、ラッチ回路7に保持されている1水平走査線分のディジタル画像信号がデコーダ回路8に転送される。

【0042】上記デコーダ回路8では、ディジタル画像信号が後述するような2"/2"本のデシマル信号とmビットのディジタル信号に変換される。そして、上記デシマル信号は電圧レベル選択回路9に送出される一方、ディジタル信号は出力信号選択回路10に送出される。【0043】本実施例における表示部1の各画素P(j,i)には、Nビットのディジタル画像信号に基づいて2"階調の画像を表示するものとする。したがって、本来、電圧レベル選択回路9には、外部電源からレベル数2"の駆動電圧が入力される必要がある。

【0044】ところが、本実施例においては、ソースドライバ2の素子数を低減して回路面積の大幅な縮小を可能ならしめるために、ソースドライバ2に設けられる駆動電圧入力端子数を2^{*}/2^{*}個とする。そして、電圧レベル選択回路9および出力信号選択回路10においては、2^{*}/2^{*}の少ないレベル数の駆動電圧に基づいて上記デシマル信号およびディジタル画像信号に従って、以下に詳述するように総レベル数2^{*}の駆動電圧の何れか一つを選択して表示部1に供給する。こうして、上記ソースドライバ2で取り扱う駆動電圧信号のレベル数を少50

なくすることによって、デコーダ回路8,電圧レベル選 択回路9および出力信号選択回路10を構成する素子数 を少なくするのである。

10

【0045】以下、上記電圧レベル選択回路9および出 力信号選択回路10の動作について説明する。ここで、 駆動対象の画素 P(j,i)に接続されている薄膜トランジ スタT(j,i)が "オン"状態にある期間から、ラッチ回路 7に1水平走査線分のディジタル画像信号が保持される に必要な期間とデコーダ回路8によって2"/2"本のデ シマル信号とmビットのディジタル信号が生成されるに 必要な期間とを差し引いた期間を "T"とし、この期間 "T"を2^{*}当分する。そして、上記電圧レベル選択回路 9は、上記各期間 "T/2""毎に、総レベル数2"をレベ ル数2"/2"ずつ分けて供給される駆動電圧を上記2"/ 2 個の駆動電圧入力端子(図示せず)から順次取り込 む。そして、上記各期間"T/2"毎に取り込んだレベ ル数2"/2"の駆動電圧から一つの駆動電圧を上記2"/ 2 本のデシマル信号に基づいて選択して、出力信号選 択回路10に送出する。

20 【0046】尚、その際における外部からの駆動電圧の 供給は、例えば次のようにして実施される。すなわち、 外部電源よりレベル数2"/2"の基準電圧を得る。そし て、上記各期間 "T/2""毎に上記基準電圧を順次昇圧 することによって総レベル数2"の駆動電圧を供給する のである。

【0047】上記出力信号選択回路10は、上記デコーダ回路8からのmビットのディジタル信号に基づいて、上記各期間"T/2"のうち画素P(j,i)に駆動電圧を供給する期間を選択する。そして、この選択された期間中30に上記電圧レベル選択回路9によって選択されたレベルの駆動電圧をソースラインOに出力するのである。こうして、上記期間"T"が経過した際には、総レベル数2"の駆動電圧から選択された1つのレベルの駆動電圧が駆動対象の画素P(j,i)に供給されるのである。

【0048】つまり、本実施例においては、上記2¹/2 ¹本のデシマル信号で上記レベル選択信号を構成し、上記mビットのディジタル信号で上記期間選択信号を構成するのである。

【0049】上述のように上記ソースドライバ2を構成40 することによって、例えば4ビットのディジタル画像信号に基づいてレベル数2⁴の駆動電圧を画素P(j,i)に供給する場合のデコーダ回路8は、20個のトランジスタで実現可能となる。

【0050】以下、上記構成のソースドライバ2の具体的な回路例について説明する。図2は上記シフトレジスタ回路5の具体的な回路図である。このシフトレジスタ回路5は、クロックドCMOS(相補型金属酸化膜半導体)インバータとノアゲートから構成され、駆動電源V∞(図示せず)、スタートパルスSPおよびクロックパルスP1、P2に基づいて、図3に示すタイミングチャート

に従って動作してパストランジスタ回路6を構成する個々のパストランジスタに順次駆動パルスを出力する。

【0051】上記構成のシフトレジスタ回路5は、上記駆動電源 V_{10} の電圧を18Vとし、クロックパルスP1、P2のパルス電圧を18Vとした際に、クロック周波数が2 MHzで正常に動作する。尚、以下の説明は、総て上述の電圧値および周波数値による。また、本実施例における上記表示部1のゲートライン L_1 の数およびソースライン O_1 の数は共に100本であり、フレーム周波数は60 Hzである。さらに、入力されるディジタル画像信号のビット数は4 ビットであり、その電圧値は18 Vである。

【0052】上述のようにしてシフトレジスタ回路5から順次出力された駆動パルスによってパストランジスタ回路6の個々のパストランジスタが順次"オン"となり、取り込んだN=4ビットのディジタル画像信号をラッチ回路7に転送する。このようにして1水平走査線分のディジタル画像信号がラッチ回路7に保持されると、既に述べたように、ラッチ回路7は、転送パルスR1に同期して保持しているディジタル画像信号をデコーダ回20路8に転送する。 j番目のゲートライン L,の走査が開始されてからここまでの一連の動作が終了するまでの期間を"T0"とする。

【0053】図4は、上記デコーダ回路8,電圧レベル選択回路9および出力信号選択回路10の具体的な回路図である。上記デコーダ回路8は、2個のノットゲート11,12と4個のノアゲート13~16とで1単位を構成している。

【0054】図4において、例えば上記ソースライン0に係るデコーダ回路8に入力された4ビットのディジタル画像信号(G0,G1,G2,G3)のうちの上位2ビット(G0,G1)は、そのまま上記m=2ビットのディジタル信号として出力信号選択回路10を構成する一致回路21に入力される。一方、下位2ビット(G2,G3)は、上記ノットゲート11,12およびノアゲート13~16によって2"/2"=2'/2"=4本のデシマル信号D0~D3に変換される。そして、得られた4本のデシマル信号D0~D3の各々は、電圧レベル選択回路9を構成する4つのトランジスタ17~20の何れか一つのゲート端子に入力される。

【0055】こうすることによって、上記ディジタル画像信号 $G0\sim G3$ の下位2ピット(G2, G3)の情報に応じてトランジスタ17~20の何れか一つが"オン"となり、総レベル数 $2^n=2^4=16$ の駆動電圧のうち現在入力されているレベル数 $2^n/2^n=2^4/2^2=4$ の駆動電圧 V0, V1, V2, V3の何れか一つが選択され、出力信号選

択回路 10を構成するパストランジスタ 22 に送出される。

12

【0056】上記出力信号選択回路10は、上述のように一致回路21とパストランジスタ22とから構成される。一致回路21はデコーダ回路8から入力されるm=2ビットのディジタル信号(B0,B1)と外部から入力されるm=2ビットのディジタル信号(S1,S2)とが一致した際にパストランジスタ22を"オン"にして、上述のようにして電圧レベル選択回路9によって選択された駆動電圧をソースライン〇に出力させる。ここで、上記一致回路21は図5に示すような回路構成になっており、ディジタル信号(B0,B1)のレベルとディジタル信号(S1,S2)のレベルとが一致した場合には、排他的オアゲート24,25から同じレベル"L"の信号が出力される。したがって、ノアゲート23からはレベル"H"の信号が出力されてパストランジスタ22が"オン"となるのである。

【0057】尚、上記m=2ビットのディジタル信号 (B0,B1)は、パストランジスタ22を"オン"にする上 記期間を設定するための信号である。すなわち、上述したように、駆動対象の画素 P(j,i)に接続されている薄膜トランジスタ T(j,i)が"オン"状態にある期間(つまり、1水平走査期間)から上記期間"T0"を差し引いた期間"T"を2"=22 = 4 当分した期間を順に"T1,T2,T3,T4"とする。そして、ディジタル信号(B0,B1)とパストランジスタ22を"オン"状態にする期間との関係を表1に示すように設定するのである。

【表1】

132	1 1		
	(BO, B1	.)レベル	パストランジスタ
	B 0	В1	"オン"期間
	0	0	T 1
	1	0	Т2
	0	1	Т 3
	1	1	T4

【0058】図6はj番目のゲートラインL」が走査されてスイッチング素子T(j,i)が"オン"状態にある1水平走査期間中における各信号のタイミングチャートである。また、表2はその際における各信号のレベルあるいは駆動電圧値を示す。

【表2】

B1 G0	B2 G1	G2	G3	期間	D 0	D1	D2	D3	V0	V1	V2	V3
0	0	0	0		0	0	0	1				
0	0	0	1	Ti	0	0	1	0	0.0	0. 5	1. 0	1. 5

以下、図6および表2に従って、上記デコーダ回路8. 電圧レベル選択回路9および出力信号選択回路10の動 作を具体的に説明する。

【0059】ここで、上記電圧レベル選択回路9に供給 される駆動電圧の総レベル数は $2^{1} = 2^{4} = 16$ であり、 図6および表2に示すように、外部電源より得たレベル 数2[']/2"=2[']/2'=4の基準電圧V0=0.0 V. V1 =0.5V, V2=1.0V, V3=1.5Vが各期間T1.T 2, T3, T4毎にそのまま或は2Vずつ昇圧されて順次供 給されるのである。

【0060】今、例えば、上記ラッチ回路7からデコー 40 ダ回路8におけるソースラインO: に係る回路にディジ タル画像信号(G0,G1,G2,G3)=(0,0,0,0)が入力 されたとする。そうすると、デコーダ回路8では、ディ ジタル画像信号(G0, G1, G2, G3)のうち上位2ビット (G0,G1)=(0,0)がディジタル信号(B1,B2)として 入力信号選択回路10の一致回路21に送出される。そ の結果、ディジタル信号(B1, B2)=(0,0)によってパ ストランジスタ22を"オン"する期間は"T1"である と設定される。

【0061】次に、当該ディジタル画像信号(G0.G1.

G2,G3)のうちの下位2ビット(G2,G3)=(0,0)が、 デコード回路8によってデシマル信号D0=0,D1=0. D2=0, D3=1 に変換される。その結果、電圧レベル 選択回路9を構成する4つのトランジスタ17~20の うちトランジスタ20が "オン"となり、トランジスタ 20に供給されている駆動電圧 "V0"が出力信号選択回 路10のパストランジスタ22に入力される。

【0062】したがって、上記期間T1,T2,T3,T4に 外部から順次入力される駆動電圧V0(T1)=0.0V. V0(T2) = 0.5 V, V0(T3) = 1.0 V, V0(T4) =1.5が選択されてパストランジスタ22に順次入力さ れることになる。

【0063】その間に、外部から、上記出力信号選択回 路10の一致回路21には、図6に示すように期間"T 1"に(0,0)となるディジタル信号(\$1,\$2)が入力され る。一致回路21は、上述のように、デコーダ回路8か ら入力されるディジタル信号(B1, B2)とディジタル信 号(S1,S2)とが一致した際にレベル "H"の信号を出力 する回路である。したがって、上記ディジタル信号(S 1, S2)が(0,0)となってディジタル信号(B1,B2)と一 50 致する期間 "T1"に、一致回路21からレベル "H"の

信号が出力されてパストランジスタ22が "オン"とな る。

【0064】その結果、上記期間 "T1"に電圧レベル選 択回路9のトランジスタ20によって選出された駆動電 圧V0(T1)=0.0 Vが、ソースラインO1 に出力される ことになる。こうして、1水平走査期間中における上記 期間 " $T = T1 \sim T4$ "に順次入力されるレベル数 $2^4 = 1$ 6の駆動電圧

期間T1 0.0 V, 0.5 V, 1.0 V, 1.5 V 2.0 V, 2.5 V, 3.0 V, 3.5 V 期間T2 期間T3 4.0 V, 4.5 V, 5.0 V, 5.5 V 期間T4 6.0 V, 6.5 V, 7.0 V, 7.5 V の中から一つの駆動電圧0.0 Vのみが選出されて、ソ ースラインO」を介して表示部1の画素P(j,i)に供給さ れるのである。

【0065】次の1水平走査期間に、例えば、ディジタ ル画像信号(G0,G1,G2,G3)=(0,1,1,1)が入力さ れたとする。そうすると、デコーダ回路8から上位2ビ ット(G0,G1)=(0,1)がディジタル信号(B1,B2)と して一致回路21に送出されて、パストランジスタ22 20 を "オン"する期間は "T3"であると設定される。

【0066】さらに、当該ディジタル画像信号(G0.G 1, G2, G3)の下位2ビット(G2, G3)=(1,1)が、デコ ード回路8によってデシマル信号D0=1,D1=0,D2 =0,D3=0に変換される。その結果、電圧レベル選択 回路9を構成する4つのトランジスタ17~20のうち トランジスタ17が"オン"となり、トランジスタ17 に供給されている駆動電圧 "V3"が出力信号選択回路1 0のパストランジスタ22に入力される。

【0067】一方、上記出力信号選択回路10の一致回 30 路21には、期間 "T3"に(0.1)となるディジタル信 号(S1,S2)が入力される。したがって、ディジタル信 号(S1,S2)が(0.1)となってディジタル信号(B1,B 2)と一致する期間 "T3"に、一致回路 2 1 からレベル "H"の信号が出力されて、パストランジスタ22が "オン"となる。

【0068】その結果、上記期間 "T3"に電圧レベル選 択回路9のトランジスタ17によって選出された駆動電 圧V3(T3)=5.5 Vが、ソースラインO₁に出力される ことになる。こうして、当該1水平走査期間中における 40 上記期間 "T=T1~T4"に順次入力される総レベル数 2'=16の駆動電圧(0.0V~7.5V)の中からディ ジタル画像信号(G0,G1,G2,G3)=(0,1,1,1)に基 づいて一つの駆動電圧5.5 Vのみが選出されて、ソー スラインO,を介して表示部1の画素P(j,i)に供給され

【0069】以下、同様にして、入力されるディジタル 画像信号(G0,G1,G2,G3)に応じて、期間"T1~T4" における何れかの期間に駆動電圧 "V0, V1, V2, V3"に おける何れかの駆動電圧が選択されて、表示部1の画素 50 ルを行って多結晶化し、トランジスタのチャネル、ソー

P(j,i)に供給される。

【0070】その際に、上記デコーダ回路8,電圧レベ ル選択回路9および出力信号選択回路10は、上記各期 間 "T1, T2, T3, T4"において4回に分けて順次取り込 まれるレベル数 $2^4/2^2 = 4$ の駆動電圧を取り扱えばよ いので、各回路を構成する素子数を少なくして回路面積 を大幅に縮小できるのである。

16

【0071】このように、本実施例においては、ビット 数Nのディジタル画像信号に基づいて2¹ 階調の画像表 10 示を行うに際して、1水平走査期間を2 分割した期間 毎に総レベル数2"の駆動電圧をレベル数2"/2"ずつ分 けて順次電圧レベル選択回路9に取り込む。一方、上記 デコーダ回路8では、Nビットのディジタル画像信号を 2"/2"本のデシマル信号とmビットのディジタル画像 信号に変換する。そして、上記電圧レベル選択回路9で は、デコーダ回路8からのデシマル信号に基づいて、上 記各期間において取り込まれたレベル数2"/2"の駆動 電圧の中から一つの駆動電圧を選択して出力信号選択回 路10に送出する。

【0072】上記出力信号選択回路10は、上記各期間 において電圧レベル選択回路9から送出されてくる駆動 電圧のうち、外部からのディジタル信号(51,52)およ びデコーダ回路8からのディジタル信号(B1,B2)に基 づいて、特定の期間に電圧レベル選択回路9から送出さ れてくる駆動電圧を選択してソースライン〇、を介して 画素 P(i.i) に供給する。

【0073】このように、1水平走査期間を2 期間に 分割し、分割された各期間に総レベル数2"の駆動電圧 をレベル数2"/2"ずつ取り込むので、デコーダ回路8. 電圧レベル選択回路9および出力信号選択回路10は総 レベル数2 の駆動電圧を取り扱う分の駆動電圧入力端 子や素子を有する必要はなく、レベル数2"/2"の駆動 電圧を取り扱う分の駆動電圧入力端子や素子で十分であ る。すなわち、本実施例によれば、1本のソースライン O: 当たり、デコーダ回路8.電圧レベル選択回路9およ び出力信号選択回路10の部分を49個のトランジスタ で構成可能である。これに対して、従来の表示装置のソ ースドライバの場合には120個のトランジスタが必要 であり、大幅な回路素子の低減が可能である。

【0074】ここで、上記画素P(j,i)に接続された薄 膜トランジスタT(j,i)を始め、ソースドライバ2を構 成する回路素子は多数の多結晶シリコン薄膜トランジス タを用いて形成されている。この多結晶シリコン薄膜ト ランジスタは、次のようにして形成される。

【0075】先ず、上記表示部1の基板となる高歪み点 ガラス基板上に、ジシランを原料にして低圧 С V D (化 学蒸着)法によってアモルファスシリコン薄膜を基板温 度450℃で形成する。こうして得られたアモルファス シリコン薄膜を窒素雰囲気で600℃で10時間アニー

スおよびドレイン部分を形成する。この多結晶シリコン 薄膜上に、常圧CVD法によって二酸化ケイ素薄膜を形 成してゲート絶縁膜とする。次に、低圧CVD法によっ て多結晶シリコン薄膜を形成して、パターンニングを行 ってゲート電極を形成する。その後、上記ソースおよび ドレイン部分にイオンを注入し、600℃で20時間活 性化アニールを行って、N型あるいはP型の多結晶シリ コン薄膜トランジスタを形成するのである。

【0076】上記シフトレジスタ回路、デコーダ回路8、 電圧レベル選択回路9および出力信号選択回路10の具 10 体的回路は、図2.図4および図5に示す回路図に限定 されるものではない。また、上記ディジタル画像信号の 上位2ビットとパストランジスタ22を"オン"にする 期間との関係や上記各期間(T1,T2,T3,T4)に供給さ れる駆動電圧値は、表1,表2および図6に限定される ものではない。

[0077]

【発明の効果】以上より明らかなように、請求項1に係 る発明の表示装置は、入力されるディジタル画像信号を デコードして期間選択信号とレベル選択信号を生成する 20 デコーダ部と、1水平走査期間を所定数に分割して成る 各期間毎に、所定レベル数の駆動電圧を上記所定数分の 1のレベル数ずつ順次取り込んで何れか一つを上記レベ ル選択信号に基づいて選択する電圧レベル選択部と、上 記電圧レベル選択部によって選択された駆動電圧を順次 取り込むと共に、上記期間選択信号に基づいて選択した 期間中に取り込んだ駆動電圧を表示すべき画素に対応付 けられた信号線に出力する出力信号選択部を第2駆動回 路に設けたので、表示部の画素に複数階調の画像を表示 するに際して必要な上記所定レベル数の駆動電圧から当 30 該信号線に出力すべきレベルの駆動電圧を選択するに際 して、上記所定レベル数を上記所定数で除したレベル数 の駆動電圧のみを取り扱えばよい。

【0078】したがって、上記第2駆動回路の駆動電圧 入力端子数および素子数を上記所定レベル数の駆動電圧 を取り扱う場合よりも大幅に低減でき、それに伴って回 路面積を大幅に縮小できる。

【0079】また、請求項2に係る発明の表示装置は、 上記表示部のスイッチング素子と上記第1駆動回路と上 記デコーダ部,電圧レベル選択部および出力信号選択部 を含む第2駆動回路を、非結晶半導体によって同一基板 上に一体に形成するので、請求項1に係る発明の表示装 置をより高密度にコンパクトに形成できる。

【0080】また、請求項3に係る発明の表示装置の駆 動方法は、表示部と,上記表示部のスイッチング素子を オンさせる第1駆動回路と、ディジタル画像信号に応じ たレベルの駆動電圧をオン状態にあるスイッチング素子 に供給する第2駆動回路を有する表示装置において、上 記第2駆動回路は、入力されるディジタル画像信号をデ コードして期間選択信号とレベル選択信号を生成し、1 50 タ、21…一致回路、

水平走査期間を所定数に分割して成る各期間毎に、所定 レベル数の駆動電圧を上記所定数分の1のレベル数ずつ 順次取り込んで何れか一つを上記レベル選択信号に基づ いて選択し、上記各期間毎に選択された駆動電圧の何れ か一つを上記期間選択信号に基づいて選択して表示すべ き画素に対応付けられた信号線に出力するので、上記表 示部の画素に複数階調の画像を表示するに際して必要な 上記所定レベル数の駆動電圧から当該信号線に出力すべ

18

の駆動電圧のみを取り扱えばよい。 【0081】したがって、この発明によれば、上記表示 装置における上記第2駆動回路の駆動電圧入力端子数お よび素子数を上記所定レベル数の駆動電圧を取り扱う場 合よりも大幅に低減することができ、それに伴って回路

きレベルの駆動電圧を選択するに際して、上記第2駆動

回路は上記所定レベル数を上記所定数で除したレベル数

面積を大幅に縮小できる。 【図面の簡単な説明】

【図1】この発明の表示装置におけるソースドライバの 構成を示すブロック図である。

【図2】図1におけるシフトレジスタ回路の具体的な回 路図である。

【図3】図2に示すシフトレジスタ回路の動作タイミン グチャートである。

【図4】図1におけるデコーダ回路、電圧レベル選択回 路および出力信号選択回路の具体的な回路図である。

【図5】図4における一致回路の具体的な回路図であ る。

【図6】1水平走査期間中における各信号のタイミング チャートである。

【図7】図1に示すソースドライバを有する表示装置の 概略構成図である。

【図8】 従来の液晶表示駆動回路におけるソースドライ バの回路図である。

【図9】図8に示すソースドライバにおける第n番目の 駆動電圧出力回路の回路図である。

【図10】図8に示すソースドライバにおける動作タイ ミングチャートである。

【図11】従来のディジタル画像信号に基づいて画素に 駆動電圧を供給するソースドライバの回路図である。

【図12】図11における第n番目の駆動電圧出力回路 の回路図である。

【符号の説明】

1…表示部、

2…ソースドラ

イバ、3…ゲートドライバ、

5…シフ

トレジスタ回路、6…パストランジスタ回路、

7…ラッチ回路、8…デコーダ回路、


9…電圧レベル選択回路、10…出力信号選択回 路、 11.12…ノットゲート、13~1 17~20…トランジス 6,23…ノアゲート、 22…パス


トランジスタ、24,25…排他的オアゲート。


【図1】

【図2】

20







VSMPN VSMPN
VSMPN
VSMPN
VSMPN
VSMPN
VSMPN
TSMP2
TSMP2
TSMPN
On

